Системы-на-Кристалле SoC FPGA компании Altera интегрируют аппаратно-реализованную процессорную систему на базе двухъядерного процессора ARM® Cortex™-A9, обширную периферию, мультипортовый контроллер памяти и программируемую логическую схему ПЛИС FPGA семейства Cyclone V® или ArriaV®.

Внутренняя шина данных с высокой пропускной способностью, соединяющая собой микропроцессор и логическую матрицу FPGA, позволяет с легкостью управлять периферийными модулями и даже ускорить выполнение алгоритмов, повышая тем самым общую производительность системы. Такой уровень интеграции не только увеличивает производительность, но и снижает мощность потребления, размеры и стоимость конечного решения.

Системы-на-кристалле SoC FPGA семейств Cyclone V и Arria V выполнены по 28-нанометровому технологическому процессу с малым током утечки компании TSMC. Блок программируемой логической матрицы FPGA также включает аппаратно-реализованные контроллер интерфейса PCI Express® Gen2, высокоскоростные последовательные приемопередатчики и дополнительные мультипортовые контроллеры памяти. Мультипортовые контроллеры памяти могут совместно использоваться процессором и ПЛИС, поддерживают DDR2, DDR3 и LPDDR2 память с кодом коррекции ошибок (ECC), необходимым для высоконадежных критически важных приложений.

Проектирование аппаратной части может быть выполнена стандартными средствами среды разработки Quartus®II и системой интеграции QSYS. Разработку и отладку прикладного кода можно выполнять как с помощью Eclipse-инструментов, поставляемых в пакете Quartus®II, так и с помощью среды проектирования компании ARM ARM® Development Studio 5 (DS-5). Также разработчикам доступны различные сборки Linux, поддерживаемые новым семейством Систем-на-Кристалле, в том числе собственный дистрибутив Linux, разработанный компанией Altera на базе проекта Yocto Project.

Отличительные особенности:

  • Аппаратно-реализованная процессорная система (HPS)
    • Процессор: двухъядерный ARM Cortex™-A9, максимальной рабочей частотой 800 МГц, с поддержкой технологии отладки и трассировки ARM CoreSight™
    • Сопроцессор: медиапроцессор ARM Neon™ с поддержкой векторных вычислений с плавающей точкой (VFP) двойной точности
    • Кэш первого уровня L1: 32 Кбайт инструкций, 32 Кбайт данных
    • Кэш второго уровня L2: 512 Кбайт общего доступа
    • Внутренняя память: 64 Кбайт RAM и 64 Кбайт ROM памяти
    • Аппаратный контроллер памяти
      • Мультипортовый контроллер SDRAM с поддержкой DDR2, DDR3, DDR3L и LPDDR2 памяти с кодом коррекции ошибок (ECC)
      • Частота внешнего интерфейса 400 МГц / 800 Мбит/с (Cyclone V) и 533 МГц / 1066 Мбит/с (Arria V)
      • Конфигурируемая пользователем ширина шина: 8 бит, 16 бит, 16 бит + ECC, 32 бит, 32 бит + ECC
      • Адресуемое пространство до 4 Гбайт
    • Контроллер QSPI FLASH памяти: до четырех последовательных SPI устройств, до четырех линий обращения (Chip Select)
    • Контроллер SD/SDIO/MMC карт памяти: поддержка стандартов SD, eSD, SDIO, eSDIO, MMC, eMMC и CE-ATA
    • Контроллер NAND FLASH памяти: аппаратный программируемый блок кода коррекции ошибок (ECC) для устройств с одноуровневыми (SLC) и многоуровневыми (MLC) ячейками памяти
    • 8-канальный контроллер прямого доступа к памяти (DMA)
    • Два контроллера 10/100/1000 Ethernet с интерфейсом внешнего физического уровня RGMII, интегрированный контроллер прямого доступа к памяти (DMA)
    • Два контроллера USB 2.0 On-The-Go с интерфейсом внешнего физического уровня ULPI, интегрированный контроллер прямого доступа к памяти (DMA)
    • Два интерфейса UART
    • Четыре интерфейса SPI: два в режиме ведущий (master), два в режиме ведомый (slave)
    • Четыре интерфейса I2C
    • Два контроллера CAN 2.0 A/B (Cyclone V)
    • До 71 линии ввода/вывода общего назначения и 14 линий только ввода, поддержка цифрового подавления «дребезга» и конфигурируемого режима прерываний
  • Блок ПЛИС FPGA
    • Логических элементов (LE):
      • Cyclone V: до 110 тыс.
      • Arria V: до 462 тыс.
    • Адаптивных логических модулей (ALM):
      • Cyclone V: до 41509
      • Arria V: до 174340
    • Внутренняя RAM память
      • Cyclone V: до 5570 Кбит
      • Arria V: до 22820 Кбит
    • Умножителей 18х19:
      • Cyclone V: до 224
      • Arria V: до 2136
    • DSP-блоков:
      • Cyclone V: до 112
      • Arria V: до 1068
    • Последовательные приемопередатчики:
      • Cyclone V: до 9 каналов, максимальная скорость передачи данных до 6.144 Гбит/с
      • Arria V: 30 каналов, до 6.5536 Гбит/с, или 16 каналов, до 10.3125 Гбит/с (поддерживаются соединения только между собой)
    • Аппаратный контроллер интерфейса PCIe
      • Cyclone V: один
      • Arria V:два
    • Пользовательские линии ввода/вывода:
      • Cyclone V: до 288
      • Arria V: до 528
    • Линий LVDS интерфейса:
      • Cyclone V: до 144
      • Arria V: до 257
    • Схем PLL:
      • Cyclone V: до 6
      • Arria V: до 14
    • Контроллер внешней памяти:
      • Cyclone V: 1
      • Arria V: 3

 

Запросить образцы, средства разработки или техническую поддержку

 

Веб-страница Altera по Системам-на-Кристалле SoC FPGA Cyclone V
Веб-страница Altera по Системам-на-Кристалле SoC FPGA Arria V