Оптимизированный для высокочастотных приложений, таких как беспроводные 2.5/3/4G-сети, видеотрансляционное и измерительное оборудование, данный передовой в своем классе ЦАП имеет в своем составе интерполяционный фильтр с возможностью выбора порядка и четырехканальный последовательный CGVTM-интерфейс, удовлетворяющий требованиям нового стандарта JEDEC JESD204A.
Серия DAC1408D от компании NXP представляет собой сдвоенный 14-битный цифро-аналоговый преобразователь с интегрированным интерполяционным фильтром, значение порядка которого может быть выбрано из ряда 2x, 4x или 8x. Это высокоскоростное решение, предназначенное для множества современных применений, включая передатчики одно- и многополосных беспроводных коммуникационных сетей. Данные ЦАП доступны с 10, 12 и 14-битным разрешением и с поддержкой максимальной частоты дискретизации до 650 или 750 MSPS (млн. выборок в сек.).
Для управления I- и Q-входами на кристалле предусмотрен узел цифровой модуляции, осуществляющий конвертирование из немодулированного сигнала в сигнал промежуточной частоты. Частота смесителя имеет возможность подстройки путем конфигурации 32-битного генератора с числовым управлением (NCO, Numerically Controlled Oscillator) через последовательный SPI–интерфейс. Фаза сигнала управляется содержимым 16-битного регистра. Интегрированные интеллектуальные функции фазовой компенсации, подстройки коэффициента усиления и коррекции смещения обеспечивают несложную реализацию на базе данного ЦАП соединений посредством аналоговых квадратурных модуляторов. DAC1408D оснащен 4-канальным CGVTM-приемником со скоростью ввода данных до 3.125 Гбит/с и возможностью смены полярности и номера канала.
| Внутренняя архитектура DAC1408D750 |
Разработанный компанией NXP, интерфейс CGVTM (Convertisseur Grande Vitesse), в буквальном переводе с французского — высокоскоростной преобразователь, представляет собой расширенную реализацию последовательного интерфейса стандарта JEDEC JESD204A, с увеличенными скоростью (до 4 Гбит/с в сравнении со стандартной скоростью 3.125 Гбит/с, что является увеличением на 28%) и дальностью передачи (до 100 см в сравнении со стандартным расстоянием 20 см, т.е. увеличение на 400%) данных, расширенным набор функций (множественная синхронизация ЦАП) и гарантированной функциональной совместимостью с устройствами FPGA.
Расширенные возможности интерфейса CGV включают функцию мультисинхронизации устройств (MDS, Multi Device Synchronization), которая не конкретизирована какими-либо четкими требованиями в спецификации JEDEC, но информативно освещена в стандарте. Компанией NXP данная функция реализована для возможности применения высокоскоростных преобразователей данных в широкополосных оптоволоконных и других современных мультиканальных приложениях. Реализованная в устройстве мультисинхронизация предназначена для синхронизации выборок в потоках данных нескольких ЦАП и поддержания фазовой когерентности сигналов.
Этот новый интерфейс имеет ряд преимуществ перед традиционными параллельными методами передачи: простая топология печатной платы, меньшее число линий вводы/вывода, возможность сокращения слоев платы, соответственно, снижение ее стоимости, снижение излучаемых помех, самосинхронизация задержек на длину проводника, компенсация искажений сигнала.
В число других отличительных особенностей входят возможность ввода данных в дополнительном коде или формате с двоичным смещением, а также значение интермодуляционных искажений по 3-й гармонике 76 dBc при частоте выборок 640 MSPS и частоте выходного сигнала FOUT = 140 МГц. Микросхемы серии DAC1408D также имеют возможность внешнего тактирования, совместимого с LVDS-уровнями, и возможность внутреннего умножения тактовой частоты в 2, 4 и 8 раз. Имеется встроенная система масштабирования полного тока выходной шкалы до 20 мА. Цифровая коррекция смещения может быть использована для задания постоянного уровня выходного сигнала ЦАП при применении в устройствах с непосредственной связью. Два вспомогательных внутренних цифро-аналоговых источника постоянного тока позволяют реализовывать компенсацию смещения между ЦАП и последующим блоком передающего тракта.
Отличительные особенности
- Двухканальный ЦАП с разрешением 10, 12, 14 бит
- Максимальное быстродействие 650 (DAC1408D650) и 750 (DAC1408D750) млн. выборок в сек.
- 4-канальный цифровой последовательный вход стандарта JEDEC JESD204A
- 32-битный программируемый синтезатор частоты с функцией пониженного энергопотребления
- SPI-интерфейс управления и статуса
- 64-выводной корпус HVQFN
- Функция синхронизации нескольких ЦАП
- Интерполяционный фильтр 2х, 4х и 8х порядка
Инструментальные средства
| Эта демонстрационная плата на базе DAC1408D750 предназначена для оценки динамических характеристик ЦАП во всем диапазоне выходных частот, может легко подключаться к отладочным платам для FPGA (Xilinx, Altera или Lattice) и позволяет продемонстрировать все возможности интерфейса CGVTM JESD204A. |
Запросить образцы, средства разработки или техническую поддержку
Документация на DAC1408D750 (англ.)