Оптимизированный для применения в инфраструктуре систем беспроводной связи, новый аналого-цифровой преобразователь, отвечающий требованиям стандарта JEDEC JESD204B, обеспечивает превосходную линейность и минимальный уровень шумов на частоте преобразования до 200 MSPS (млн. выборок в сек.).

Работающий от однополярного источника питания напряжением 1.8 В, ADC1443D200 оснащен последовательными выходами стандарта JESD204B, конфигурируемыми в один или два канала. Схема синхронизации нескольких устройств (MDS) позволяет с высокой точностью (сдвиг фазы не более 1 такта) синхронизировать до 16 каналов и 8 АЦП ADC1443D200. Интегрированный последовательный периферийный интерфейс SPI обеспечивает легкость конфигурирования и мониторинга работы АЦП. Программируемая схема входного каскада поддерживает полный размах входного напряжения от 1 ВПИК-ПИК до 2 ВПИК-ПИК.

Полоса частот входного аналогового сигнала до 1 ГГц (тип.) делает ADC1443D идеальным выбором для применения в мультистандартных, с несколькими несущими, коммуникационных приложениях. Выполненная по конвейерной архитектуре, схема коррекции ошибок на выходе гарантирует нулевые потери кода во всем заявленном рабочем диапазоне. ADC1443D200 доступен в 56-выводном корпусе HLQFN размером всего 8 х 8 мм и поддерживается различными демонстрационными комплектами. Также доступна 12-битная версия АЦП с быстродействием 125 MSPS, 160 MSPS или 200 MSPS.

Внутренняя архитектура ADC1443D200

Отличительные особенности:

  • 2-канальный АЦП с разрешением 14 бит
  • Два последовательных выходных канала стандарта JESD204B с пропускной способностью 5 Гбит/с при напряжении питания 1.8 В
  • Частота преобразования до 200 MSPS (млн. выборок в секунду)
  • Мощность потребления 1 Вт, при частоте 200 MSPS
  • Режим пониженного энергопотребления и режим сна
  • Поддерживает работу в диапазоне температур от -40°C до +85°C
  • Схема синхронизации нескольких устройств (MDS) позволяет объединить до 16 каналов до 8 АЦП
  • Гарантированная совместимость с сериалайзерами/десериалайзерами (SerDes) ПЛИС FPGA производства Altera, Lattice и Xilinx
  • Диапазон напряжения входного сигнала от 1 ВПИК-ПИК до 2 ВПИК-ПИК с шагом 1 дБ
  • Делитель входной частоты от 1 до 8
  • Стабилизатор рабочего цикла (DCS)
  • Формат выходных данных: бинарное смещение, с дополнением до двух или код Грея
  • Последовательный интерфейс SPI для управления настройками и мониторинга работы АЦП
  • Соотношение сигнал/шум (SNR): 73 дБ (тип.), при частоте дискретизации FS = 185 MSPS, входной частоте FI = 190 МГц
  • Свободный от искажений динамический диапазон (SFDR): 86 дБ (тип.), при частоте дискретизации FS = 185 MSPS, входной частоте FI = 190 МГц
  • Интермодуляционные искажения третьего порядка (IMD3): 88 дБ (тип.), при частоте дискретизации FS = 185 MSPS, входной частоте FI1 = 188.5 МГц и FI2 = 191.5 МГц
  • Полоса частот входного аналогового сигнала до 1 ГГц (тип.)

Область применения:

  • Инфраструктура сетей беспроводной связи стандартов LTE, MC-GSM, WCDMA, TD-SCDMA
  • Микроволновые ретрансляторы
  • Программно-определяемые радиосистемы (Software Defined Radio — SDR)
  • Аэрокосмические и военные системы связи
  • Неинвазивные системы медицинской диагностики
  • Промышленные анализаторы сигналов
  • Научное оборудование
  • Высокоскоростные приложения общего назначения

 

Запросить образцы, средства разработки или техническую поддержку

 

Документация на ADC1443D (англ.)